科技日報北京1月25日電 （記者張夢然）據(jù)最新《自然·電子學(xué)》雜志，包括意大利米蘭理工大學(xué)在內(nèi)的聯(lián)合研究團隊開發(fā)出一種新型“智能”芯片，采用創(chuàng)新的架構(gòu)設(shè)計，能夠在顯著降低能耗的同時大幅提升數(shù)據(jù)處理速度，有望突破長久以來的計算能耗瓶頸。該研究是面向研發(fā)更緊湊、高效、可持續(xù)計算設(shè)備的重要進展，其在人工智能（AI）、大規(guī)模數(shù)據(jù)處理、下一代無線通信乃至機器人、數(shù)據(jù)中心、5G/6G網(wǎng)絡(luò)等領(lǐng)域具有廣泛的應(yīng)用前景。

　　該芯片基于內(nèi)存計算架構(gòu)，其核心優(yōu)勢在于解決了傳統(tǒng)計算體系在內(nèi)存與處理器間頻繁搬運數(shù)據(jù)的問題，通過減少內(nèi)部數(shù)據(jù)流動，實現(xiàn)更高能效與更快處理速度。團隊展示了一款全集成模擬加速器，采用標準CMOS工藝制造，可用于求解線性與非線性方程組。

　　芯片集成了兩個64×64可編程電阻存儲器陣列，每個陣列以網(wǎng)格形式排列存儲單元。單元基于靜態(tài)隨機存取存儲器技術(shù)，并結(jié)合集成電阻實現(xiàn)多級可編程電阻。此外，芯片還集成了包括運算放大器與模數(shù)轉(zhuǎn)換器在內(nèi)的模擬處理元件，形成一種創(chuàng)新的模擬計算架構(gòu)。

　　該設(shè)計使得復(fù)雜計算任務(wù)能在存儲結(jié)構(gòu)內(nèi)部直接完成，無需將數(shù)據(jù)轉(zhuǎn)移至外部處理器，從而大幅降低了計算延遲。實際測試表明，該芯片在精度接近傳統(tǒng)數(shù)字系統(tǒng)的前提下，實現(xiàn)了更低的功耗、更短的計算時間與更小的芯片面積。

　　研究團隊表示，這款集成芯片證明了模擬計算等創(chuàng)新架構(gòu)在工業(yè)應(yīng)用層面的可行性。團隊目前正致力于推動該技術(shù)在實際場景中的應(yīng)用，特別是在AI領(lǐng)域，以降低計算過程中的能源消耗。

　　此項工作展現(xiàn)了學(xué)術(shù)界與產(chǎn)業(yè)界的國際合作成果，參與機構(gòu)包括來自多國的大學(xué)與研究團隊，共同推進模擬內(nèi)存計算在高性能、高能效應(yīng)用中的發(fā)展。